观察者网：何庭波在演讲中提到，在8086时代，行业通过标准化内存总线将处理器和存储器解耦，但AI时代正在逆转这种趋势，逻辑和存储正在重新被推向紧密的集成。随着韬定律提出，未来半导体行业的发展方向可能发生什么样的变化？

汪波：进入AI时代后，计算和存储重新靠近，确实正成为一种新的趋势，如HBM（高带宽内存）就是为了减少存储和计算之间的延迟。华为采用的3D折叠技术，其实就是想让计算和存储在3D空间中更紧凑地堆叠起来，进一步缩小计算和存储之间的距离，促进两者之间的融合。

我认为，这可能重塑半导体产业的发展方向。当前，计算和存储的厂商是分开的，最多只是将产品封装在一起。但在融合理念的推动下，未来的产品可能在设计阶段就将计算和存储有机地融合在一起，这可能是未来的一个方向。

晶体管的发明者约翰·巴丁、威廉·肖克利和沃尔特·布拉顿

观察者网：自摩尔定律于上世纪60年代提出以来，它一直是半导体行业的重要准则。您在《芯片简史》中提到，摩尔定律不仅仅是对规律的总结，更已成为业界的一种“信仰”。但随着指导晶体管缩小的登纳德缩放定律逐渐失效，物理层面上的限制似乎已让摩尔定律逼近极限。

华为在论文中提出了韬定律对于τ缩微的预测：微缩因子α与应用场景相关，在功耗受限的移动设备中，α约为每年1.3倍；在自动驾驶系统中，α约为每年1.5倍；在AI系统中，α最高可达每年10倍。但通过折叠提高晶体管密度，仍然存在物理层面上的限制，是否也将使韬定律面临类似摩尔定律的瓶颈？

汪波：在华为发布韬定律论文后的第二天，也就是5月26日下午，华为的技术专家做了一个报告。在回答提问时，其实也有观众问到这个问题，即韬定律的最大极限在哪里？当时，华为的架构师回答说，短期内还没有看到逻辑折叠的边界，作为一个工程师，他的职责就是在未来遇到新的障碍时去解决这些问题。

韬定律的极限，可能更适合留给学术界探讨。我举个例子，摩尔定律刚刚提出的时候，摩尔也在1965年的论文中提到芯片可能遇到的挑战，但没有给出极限。到70年代，加州理工学院的卡弗·米德教授做了一个估算，认为晶体管尺寸缩小到150纳米就是极限了。我们知道，后来芯片的尺寸缩微超越了这个数字，到本世纪初变成几十纳米，现在还缩小到几纳米。

这就像是人们在剥洋葱一样，一层一层地剥开，不断发现新的可能。所以这个问题，需要留到未来去解答，我们可能发现更远的极限在等着我们。

观察者网：近年来，美国在半导体等领域针对中国实施的一系列制裁和打压，让华为等中国企业更早碰到了这堵“墙”，促使中国研究人员先一步进行投资研究并取得突破。在这样一个经济高度全球化、彼此互相依存的时代，韬定律提出的全新设计准则是否会重塑全球芯片行业格局？

汪波：现有芯片行业的格局是高度依赖制造，尤其是先进制程工艺。即使能够设计出非常复杂的芯片，创意也可能受限于工艺、产能和制造成本，无法得到实现。但韬定律可能重新激发出设计的创意，在三维空间中更灵活、更自由地进行有创意的设计，可能重新增加设计的价值。

设计的价值在行业中的比重可能有所增加，回到与先进制程同等的地位。在这个意义上，我认为韬定律会让设计和制造达到新的平衡，从而改变芯片行业的格局，让一些很好的创意在不需要先进制程的情况下也能得到实现，同时性能可以媲美使用最先进工艺制造的芯片。

观察者网：华为发布韬定律的论文后，许多美国和欧洲媒体认为，中国正探索出一条绕开美国技术封锁、摆脱对西方半导体设备依赖的自主路径，美国的制裁逐渐失去效果。您对中国半导体行业的发展有什么样的展望？

汪波：华为在论文中给出了一个目标，预计到2031年，基于韬定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平；到2035年，AI系统硬件集成度将增长100倍以上。我认为在接下来这9年时间里，国内可以在没有先进光刻机的情况下继续提供高性能的芯片和AI系统，为发展高端EUV光刻机争取到一个战略窗口。

另一方面，引领产业从尺寸的缩微转向时间的缩微，需要一定的时间，EDA、芯片散热等问题也需要一点一点的攻克。

总而言之，我认为华为开辟了一条新的路径，虽然还面临许多困难和挑战，但依然令人期待。

观察者网：未来，半导体行业是否可能探索新的材料路线，再一次实现如同当年晶体管取代电子管一样的技术革命？

汪波：学术界已经在这一方面探索了几十年时间。让我们回顾一下半导体发展的历程，为什么晶体管能够在20世纪40年代到50年代取代电子管？在那时，电子管其实就是一个真空的玻璃管，除了散热困难、不稳定等问题之外，一个关键不足就是它没办法进行尺寸的缩微。电子管再小，也有一个玻璃罩，需要抽成真空，缩小到厘米级之后很难进一步缩微。

所以，电子管就逐渐被晶体管取代，因为晶体管可以不断进行缩微。从目前的研究来看，可能存在三种路径。

一种路径就是继续缩微，也就是“延续摩尔”（More Moore），虽然难度非常大，红利也逐渐减少，但尺寸的缩微现在还没有完全停止。还有一条重要路径是“扩展摩尔”（More than Moore），通过类似堆叠的方式，继续提高晶体管密度，未来会延续一段时间。

如果这两条路径都走不通，接下来可能就是“超越摩尔”（Beyond Moore）的路径，开发使用新材料的晶体管。目前，有一些选项，比如使用碳纳米管代替传统的硅材料，制成碳纳米管场效应晶体管（CNTFET），它的性能非常好，但大规模制备比硅材料困难许多。

另一个选项是记忆电阻器，这是一种基于氧化物半导体、类似晶体管的元件，既可以实现开关，也可以实现一定的存储和记忆。但这种材料同样面临制备和器件一致性等方面的挑战，还无法匹配当前处理器的性能和规模。

所以，这些领域的研究主要还是在学术界进行，工业界暂时没有投入大量的资金和人力，可能还在谨慎地追踪。对于产业界，如果能够利用现有的制程去继续提高晶体管密度，他们没有太多的动力去切换到全新的材料。可能只有到前两种路径接近尽头时，“超越摩尔”的第三条路径才会成为主流的选择。