近日，半导体研究机构Sem iAnalysis发文表示，英伟达原计划用于承载2027年下半年Rubin Ultra芯片平台的Kyber NVL144机架级架构“在制造上遭遇重大挫折”。并可能因此推迟超过12个月，上市时间点后延至2028年。

英伟达随后虽然回应称“公司路线图完整”，但未进一步说明该回应是指原有时间表不变，还是指公司内部已调整后的路线图仍然完整。

而科技媒体Tom’s Hardware则指出，这一传闻不涉及2026年Vera Rubin GPU，主要指向Rubin Ultra阶段更高密度机架系统的扩展能力。

抢占未来的Kyber

按照英伟达官方技术博客的说法，Vera Rubin平台包括多个机架级系统。其中，Vera Rubin NVL72是核心计算机架，由72颗Rubin GPU和36颗Vera CPU组成，通过第六代NVLink连接。英伟达称，这一设计意在让72颗GPU在一个机架内像统一计算引擎一样工作。

而这次延期的Kyber则在上述机架结构上更进一步。英伟达称，Kyber是下一代MGX NVL机架设计，目标是把单个机架中的NVLink域从72颗GPU扩大到144颗GPU。甚至英伟达还设想将Kyber作为更大规模NVL1152系统的基础，即由8个Kyber机架组成一个最终高达1152颗GPU的超大互联域。

由8个Kyber NVL144机柜组成的Kyber NVL1152超级计算机，概念图

但由于单Kyber机架GPU的数量已从72颗增加到了144颗，将如此多的GPU同时装入一个机架级系统并运行起来，本身就需要面对来自数据传输、供电和液冷系统等多个环节的挑战。

而SemiAnalysis此次则将Kybe延期的原因，指向机架中枢PCB中板的量产难题。

难点外溢到PCB供应链

普通的PCB是电子设备里的电路底板，芯片、电容、电阻和连接器都通过它完成供电和信号传输，相比之下，Kyber里的高端PCB则复杂许多。

在今年3月GTC大会上展示的Kyber PCB中板。图自SemiAnalysis

据媒体对该电路板的分析现实，英伟达试图用一块高复杂度的刚性电路板，取代早期机架里的大量铜缆线束。而该中板的尺寸也接近一平方米，采用三段26层结构压合为78层堆叠，线距可低至25微米，并需在高速信号下维持严格阻抗控制。

英伟达选择该方案可以有效减少的线缆数量（2万根独立线缆）和散热问题，但是却把却把制造难度集中到PCB供应链上。

通常情况下，AI训练和推理要求GPU之间频繁交换数据，如果板上线路的阻抗、长度、材料损耗或层间对齐出现偏差，信号就可能衰减、串扰或延迟不一致。

其次，Kyber的PCB中板方案涉及高层数叠构和接近平方米级面积，用以维持高速信号传输，而面积越大、层数越高，压合、对位和良率控制越困难。

最后是供电和散热难题。上百颗高功耗GPU被集中在一个机柜内，电流、热量和机械应力都会显著上升，一块PCB中板既要承载高速数据，也要在高温、高功率环境下保持长期稳定。

而对于PCB中板的制造困难，英伟达只简单回应称“我们的路线图保持完整”，没有就Kyber是否延期、NVL144出货节奏或PCB中板的良率问题作进一步说明。

当然，在路线图层面，英伟达可以规划出更大的NVLink域，但量产时则必须面对一系列的现实困难。

越往“系统级”推进，制造难度也越容易从芯片本身扩散到整机集成环节。除了巨型的PCB中板，供电和散热问题则将是GPU堆叠技术发展的下一个阻碍。预计该方案，最终会随着光模块技术成熟而更改。

本文系观察者网独家稿件，未经授权，不得转载。